- IBM तलको ट्रान्जिष्ट वा लामो समयसम्म एक-न्यानोमिटर बाधा
- NanoStack ले ठाडो ट्रान्जिस्टर स्ट्याकिङको पक्षमा फ्ल्याट चिप लेआउटहरू त्याग्छ
- प्रोटोटाइपले IBM प्रयोगशाला परीक्षण चरणहरूमा 50% बढी प्रदर्शन प्रदान गर्यो
IBM ले अनावरण गरेको छ, यो संसारको पहिलो उप-चिहाइको रूपमा वर्णन गर्ने प्रविधिको अनावरण गरेको छ। औंलाको आकारको सतहमा लगभग १०० बिलियन ट्रान्जिस्टरहरू।
यो सफलता नयाँ 3D NanoStack आर्किटेक्चरको वरिपरि घुम्छ जसले ट्रान्जिस्टर स्केलिङलाई 0.7 nm वा 7 angstrom युगमा लैजान्छ।
सन्दर्भको लागि, आजको सबैभन्दा उन्नत व्यापारिक रूपमा यो सब मार्कर चिपहरू बनाउँदै छ घनत्व।
मूरको कानूनलाई जीवित राख्न माथिको निर्माण गर्दै
सेमीकन्डक्टर उद्योगले कम्प्युटिङ कार्यसम्पादन सुधार गर्न सिलिकनका बढ्दो साना टुक्राहरूमा थप ट्रान्जिस्टरहरू निचोड गर्न दशकौं बिताएको छ।
त्यो प्रक्रिया केवल आधुनिक तरिकामा केही ट्रान्जिष्टरको मापदण्डको रूपमा प्रगतिशील रूपमा कठिन मापन भएको छ। प्रोसेसरहरू।
कम्पनीका अनुसार, आर्किटेक्चरले बढ्दो माग बढ्दै गएको एआई कार्यभारलाई समर्थन गर्न लगभग 40% ठूलो SRAM मापन पनि प्रदान गर्दछ।
यस ठाडो विधिले इन्जिनियरहरूलाई अनुमती दिन्छ, लेयर, डिसटाइपमा विभाजन गर्न। IBM लाई, प्रत्येकको लागि सामग्रीको स्वतन्त्र अप्टिमाइजेसन अनुमति दिन्छ।
, यसलाई शहरमा घरहरू भन्दा फ्ल्याटहरूको ठूलो ब्लक निर्माणसँग तुलना गर्नुहोस्। pt-2 pb-0 mb-4″>
अब के पढ्ने
“IBM को NanoStack १०० तले गगनचुम्बी भवनको प्रस्ताव गरेजस्तै हो,” सरे विश्वविद्यालयका कम्प्युटर वैज्ञानिक प्रोफेसर एलन वुडवर्डले भने।
यस समानता प्रयोग गर्दै, IBM का निकटतम प्रतिद्वन्द्वीहरू, जस्तै Intel and
परीक्षणमा, कम्पनीले यसको विद्यमान 2nm चिपहरूको तुलनामा 50% कार्यसम्पादन सुधार र 70% बढी ऊर्जा दक्षता रिपोर्ट गरेको छ, साथै अन-चिप मेमोरी स्केलिङमा 40% वृद्धि भएको छ। अनुमानित उत्पादन पाँच वर्ष भित्र चाँडै सुरु हुन सक्छ।
“हाम्रो नयाँ NanoStack आर्किटेक्चरको साथ, हामी साना ट्रान्जिस्टरहरू मात्र बनाउँदैनौं, हामी नाटकीय रूपमा थप शक्ति र ऊर्जा दक्षता प्रदान गर्न कसरी चिपहरू निर्माण गरिन्छ भनेर पुन: आविष्कार गर्दैछौं,” IBM अनुसन्धान र IBM> फेलोका निर्देशक जे गाम्बेटाले भने। id=”elk-26a32ecf-d177-4f5c-8d4a-1663bc3d22a2″/>
घनत्व लाभ पछाडिको ट्रेड-अफ
ठाडो स्ट्याकिङले मुख्यतया गर्मीको अपव्ययको वरिपरि जटिलताहरू परिचय गराउँछ, किनकि ट्रान्जिस्टरहरूले तातो उत्पन्न गर्छ जुन एकैसाथ तहमा राख्दा व्यवस्थापन गर्न गाह्रो हुन्छ।
यस्तै कडा स्पेसिङ लेयरको लागि पनि आवश्यक छ। खराबीबाट बच्न चरम परिशुद्धताका साथ बाँधिएको।
अनुसन्धानकर्ताहरूले स्वीकार गर्छन् कि जब तहहरू बीचको अन्तर धेरै पातलो हुन्छ, ट्रान्जिस्टरहरू सही रूपमा स्विच गर्न असफल हुन सक्छन्, धेरै घनत्व लाभहरू प्रदान गर्न नानोस्ट्याकलाई कमजोर बनाउँदै।
यी इन्जिनियरिङ ट्रेड-अफहरू सम्पूर्ण उद्योगको समस्याको सामना गरिरहेका छन्। दशकौं, निर्माताहरूले मूरको कानूनमा भर परेका छन्, ट्रान्जिस्टरको ढाँचा प्रत्येक दुई वर्षमा दोब्बर हुन्छ।
तर यो गतिलाई निरन्तरता दिन गाह्रो भएको छ किनकि डिजाइनहरू व्यक्तिगत परमाणुहरूको भौतिक सीमाहरूमा पुग्छन्। चुनौतीहरू स्केलमा समाधान गर्न सकिन्छ।
यो आंशिक रूपमा यस कारणले गर्दा हो कि IBM ले ASML, Lam Research, र Tokyo Electron लगायतका साझेदारहरूलाई आकर्षित गरेको छ, जसले angstrom-level स्केलिंग तिर यो धक्काको पछाडि उद्योग-व्यापी प्रयासको संकेत गरेको छ। तर प्रयोगशालाको सफलतालाई ठूलो उत्पादनमा परिणत गर्न ऐतिहासिक रूपमा प्रारम्भिक घोषणाहरू भन्दा बढी समय लाग्छ।
id=”elk-5033b703-7450-4e10-91d6-dc38a8dbaa5a”/>
Google समाचारमा TechRadar फलो गर्नुहोस् र हामीलाई प्राथमिकताको रूपमा थप्नुहोस् //em>प्राथमिकता स्रोतको रूपमा थप्नुहोस् समीक्षाहरू, र तपाईंको फिडहरूमा राय। फलो बटनमा क्लिक गर्न निश्चित हुनुहोस्!
र पक्कै पनि तपाईं TikTok मा TechRadar फलो गर्नुहोस् समाचार, समीक्षा, भिडियो फारममा अनबक्सिङका लागि र हामीबाट नियमित अपडेटहरू प्राप्त गर्नुहोस् WhatsApp पनि।